

13/

B/

[19]中华人民共和国专利局

[51]Int.Cl⁶

H01S 3/18



[12] 发明专利申请公开说明书

[21] 申请号 97109946.4

[43]公开日 1997 年 12 月 31 日

[11] 公开号 CN 1169047A

[22]申请日 97.3.28

[30]优先权

[32]96.3.28 [33]JP[31]74737 / 96

[32]96.9.30 [33]JP[31]259648 / 96

[71]申请人 三洋电机株式会社

地址 日本国大阪府

[72]发明人 林伸彦 井手大辅 茨木晃

[74]专利代理机构 上海专利商标事务所


代理人 徐 泰

权利要求书 5 页 说明书 19 页 附图页数 8 页

[54]发明名称 半导体激光器件及其设计方法

[57]摘要

一种半导体激光器件包括第一导电型敷层、有源层、第二导电型敷层和电流阻挡层。设定有效折射率之差值 Δn 和开口宽度 $W[\mu m]$ ，使之满足一预定关系。通过选择电流阻挡层的 Al 的组分比和开口两侧第二导电型敷层的厚度，可设定实折射率之差值 Δn 。



(BJ)第 1456 号

说明书附图




图 1




图 4

在 n 型敷层 4 上依次形成 410A 厚非掺杂 $\text{Al}_v\text{Ga}_{1-v}\text{As}$ 光波导层 5、100A 厚由 $\text{Al}_q\text{Ga}_{1-q}\text{As}$ 组成的具有单量子阱结构的非掺杂有源层 6 以及 410A 厚非掺杂 $\text{Al}_w\text{Ga}_{1-w}\text{As}$ 光波导层 7, 其中 $1 > x > v, v > q \geq 0, w > q \geq 0, y_1 > w, Y_2 > w$. 在本发明实施例中, $v=0.35, q=0.035, w=0.35$.

5 在光波导层 7 上形成 $t\mu\text{m}$ 厚 Zn 掺杂 p 型 $\text{Al}_{y_1}\text{Ga}_{1-y_1}\text{As}$ 敷层 8. 在本发明实施例中, $y_1=0.45$.

在 p 型敷层 8 的靠近中央部分上面, 依次形成沿垂直方向 (沿腔体长度方向) 延伸厚为 200A 的条形 Zn 掺杂 p 型 $\text{Al}_u\text{Ga}_{1-u}\text{As}$ 蚀刻阻止层 9、 $2\mu\text{m}$ 厚条形 Zn 掺杂 p 型 $\text{Al}_{y_2}\text{Ga}_{1-y_2}\text{As}$ 敷层 10 和 $0.4\mu\text{m}$ 厚条形 Zn 掺杂 p 型 GaAs 盖层 (cap layer) 11. p 型蚀刻阻止层 9 的宽度为 $W\mu\text{m}$, 宽度 $W\mu\text{m}$ 变为形成电流路径的开口宽度. 这里, $1 \geq u > y_1, 1 \geq u > y_2$. 在本发明实施例中, $u=0.7, y_2=0.45$. p 型蚀刻阻止层 9、p 型敷层 10 和 p 型盖层 11 构成了条状脊形部分 12.

在 p 型敷层 8 上面依次形成 $0.3\mu\text{m}$ 厚非掺杂 $\text{Al}_{z_1}\text{Ga}_{1-z_1}\text{As}$ 电流阻挡层 13、 $0.2\mu\text{m}$ 厚 Se 掺杂 n 型 $\text{Al}_{z_2}\text{Ga}_{1-z_2}\text{As}$ 电流阻挡层 14 和 $0.3\mu\text{m}$ 厚 Se 掺杂 n 型 GaAs 电流阻挡层 15, 使之覆盖住脊形部分 12 的侧表面, 其中 $1 \geq z_1 > y_1, 1 \geq z_1 > y_2, 1 \geq z_2 > y_1, 1 \geq z_2 > y_2$.

$6\mu\text{m}$ 厚 Zn 掺杂 p 型 GaAs 接触层 16 形成在 p 型盖层 11 的上表面、非掺杂电流阻挡层 13 的端面、n 型电流阻挡层 14 的端面以及 n 型电流阻挡层 15 的上表面与端面上.

在 p 型接触层 16 上形成由 Cr/Au 组成的 p 侧电极 17, 并在 n 型衬底 1 的下表面上形成由 Cr/Sn/Au 组成的 n 侧电极 18.

现在举例说明制造上述半导体激光器件的方法.

首先, 运用诸如金属有机化学气相沉积 (MOCVD) 法或分子束外延 (MBE) 法之类的气相外延 (VPE) 方法, 在 n 型 GaAs 衬底 1 上连续生长 n 型 GaAs 缓冲层 2、n 型 AlGaAs 缓冲层 3、n 型 AlGaAs 敷层 4、非掺杂 AlGaAs 光波导层 5、非掺杂有源层 6、非掺杂 AlGaAs 光波导层 7、p 型 AlGaAs 敷层 (平坦部分) 8、p 型 AlGaAs 或 AlAs 蚀刻阻止层 9、p 型敷层 (对应于以后形成的脊形部分) 10 以及 p 型 GaAs 盖层 11. p 型盖层 11 是保护层, 防止在制造过程中在 p 型敷层 10 上用暴露和氧化 p 型敷层 10 的办法作晶体生长的不可行性.

然后, 在 p 型 GaAs 盖层 11 上形成条形 SiO_2 膜, 并用 SiO_2 膜作为掩

于 7°,最好还要满足下列关系:

$$2.4 \times 10^3 \leq \Delta n \leq 3.5 \times 10^{-3}$$

$$W \geq 2.5 [\mu\text{m}]$$

$$W \leq 1.33 \times 10^3 [\mu\text{m}] \times \Delta n - 0.323 [\mu\text{m}]$$

5 $W \leq 2.25 \times 10^3 [\mu\text{m}] \times \Delta n - 3.175 [\mu\text{m}]$

此外,带隙大的电流阻挡层(其 Al 的组分比较大)的结晶性较差,结果在再次生长电流阻挡层的过程中,杂质会从电流阻挡层扩散入有源层 6。再者,p 型敷层 8 的厚度设成很小的值,最好不超过 $0.25 \mu\text{m}$,以把半导体激光器件做成有效折射率导向型半导体激光器件,以减小无
10 效电流。所以,为防止出现上述的扩散现象,最好把有源层 6 侧边的电流阻挡层 13 做成本实施例中诸如非掺杂层那样的低杂质层,更好是像上述那样做成非掺杂层。

在上述第二实施例中,虽然用由 $\text{Al}_q\text{Ga}_{1-q}\text{As}$ 量子阱层和 $\text{Al}_p\text{Ga}_{1-p}\text{As}$ 阻挡层($p>q\geq 0$)构成的多量子阱结构层作为有源层 6,但是也可使用由
15 $\text{Al}_q\text{Ga}_{1-q}\text{As}(q\geq 0)$ 构成的单量子阱层。另外,还可使用由 $\text{Al}_q\text{Ga}_{1-q}\text{As}(q\geq 0)$ 构成的无量子效应的层。

在上述第一与第二实施例中,虽然在 p 型敷层 8 与 10 之间即 p 型敷层中存在蚀刻阻止层 9,但是只要成品率下降能允许的话,就不必设置
蚀刻阻止层 9。

20 在上述第一和第二实施例中, AlGaAs 敷层 4、8 和 10 各自的 Al 的组分比 x 、 y_1 和 y_2 ,可在不小于 0.4 和不大于 0.6 的范围内作适当选择;电流阻挡层 13 和 14 各自的 Al 的组分比 z_1 与 z_2 大于 AlGaAs 敷层 8 和 10 各自的 Al 组分比 y_1 和 y_2 ,它们具有预定宽度的条形开口用于限制电流路径并形成该电流路径且相互邻近,被设定成至少比 AlGaAs
25 敷层 8 和 10 各自的 Al 的组分比 y_1 和 y_2 大 0.02。

然而,实验证明,若 AlGaAs 的 Al 的组分比大于 0.6,则其结晶性就差且易于氧化,在其上便难以进行晶体生长。所以,最好把电流阻挡层 13 和 14 各自的 Al 的组分比 z_1 与 z_2 设成不大于 0.6。

再者,在上述第一和第二实施例中,虽然 n 型 AlGaAs 电流阻挡层 14
30 和非掺杂电流阻挡层 13 的 Al 的组分比相同,但是也可以有不同的 Al 的组分比。此外,半导体激光器件可以只包括电流阻挡层 13 和 14 中的一个电流阻挡层。